有關PLL一問... |
尚未結案
|
jyt
一般會員 發表:8 回覆:5 積分:2 註冊:2005-10-02 發送簡訊給我 |
我現在手邊有NE564的晶片
http://pdf.alldatasheet.com/datasheet-pdf/view/17995/PHILIPS/NE564.html
這是他的datasheet 我想拿它做相位比較
可是我有點不懂我要比較的兩個input要從哪進去ㄝ
該從6和3還是4和5
最後面有一張圖是說相位比較的
他有提到pin4,5可是pin4.5不是loop filterㄇ? 如果是6.3的話
那我4.5的filter應該怎麼匹配
可以不接電容ㄇ
請大大指點迷津一下囉...
|
阿信
版主 發表:111 回覆:983 積分:813 註冊:2005-03-10 發送簡訊給我 |
|
jyt
一般會員 發表:8 回覆:5 積分:2 註冊:2005-10-02 發送簡訊給我 |
|
ssejack
高階會員 發表:87 回覆:143 積分:106 註冊:2005-06-27 發送簡訊給我 |
這有篇敘述 PLL 中的 Phase-detector 結構;(類比式)
http://www.uoguelph.ca/~antoon/gadgets/pll/pll.html
其中的 LM565/4046 的phase detector input 有獨立出來,VCO control voltage
加電容後的電位差就可當phase差異之參考值;但工作頻率慢,失真應不小(反應時間,電容漏電...)
http://cache.national.com/ds/LM/LM565.pdf
http://www.fairchildsemi.com/ds/MM/MM74HC4046.pdf 另有數位式的,您可至
國家圖書館--全國博碩士論文資訊網
search PLL 相關論文有詳細說明!
http://etds.ncl.edu.tw/theabs/index.jsp
|
jyt
一般會員 發表:8 回覆:5 積分:2 註冊:2005-10-02 發送簡訊給我 |
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |